如果測試夾具和校準物件具有不同的阻抗，則傳統的去嵌入方法會在被測物（DUT）結果中產生違反因果性的誤差。本演講將介紹通過軟體而非硬體來解決這種阻抗差異的原位去嵌入（In-Situ De-embedding 或 ISD），因而能提高去嵌入精度，也同時降低硬體成本。現在IEEE 370 標準將ISD的開創性技術稱為“阻抗校正方法”。以下主題將使用50+ GHz的實際測量範例來進行討論： 什麼是因果性關係？ 什麼是原位去嵌入（ISD）。 將ISD結果與仿真，其他去嵌入工具和Delta L方法進行比較。 違反因果性去嵌入如何影響連接器的規格測試。 如何自動消除不同傳播遲延以獲得更可預測的去嵌入結果。 如何從1x開路和1x短路推導等效的2x直通。 如何提取沒有 spikes 和 glitches 的準確的PCB走線衰減。 如何經由與去嵌入後的PCB走線吻合所有IL，RL，NEXT，FEXT和TDR / TDT來提取PCB的材料屬性（DK，DF，粗糙度）。 PCIe 5.0 規格: 什麼是 ccICN ? 演講者: AtaiTec 公司創辦人兼總裁黃清照博士擁有30多年的高速設計與信號完整性(Signal Integrity 或 SI) 軟體開發經驗。曾擔任IBM的顧問工程師，TMA的研發經理，Rambus的SI經理以及Optimal的資深副總裁。黃總裁是IEEE的資深會員，發明原位去嵌入(ISD)。他畢業自台灣大學電機系，並於美國俄亥俄州立大學 (Ohio State University) 獲得電機碩士與博士學位。 Traditional de-embedding methods can give non-causal error in device-under-test (DUT) results if the test fixture and